

COMENTARIO TÉCNICO

Buceando en el HC908.....



Por Ing. Daniel Di Lella
Dedicated Field Application Engineer
www.edudevices.com.ar
dilella@arnet.com.ar



www.edudevices.com.ar

“Como sacarle el mayor provecho a la familia HC908APxx”

Hace poco tiempo, freescale semiconductors, ha lanzado al mercado mundial una serie de derivados de la familia HC908. Entre los derivados más destacados podemos citar a la familia HC908APxx, con las siguientes características sobresalientes:

- Memoria Flash de programa / datos: de 8 a 64 Kbytes (AP8 a AP64).
- Memoria RAM de Datos: de 1K a 2KBytes (AP8/16 a AP32/64).
- 2 Módulos UART (SCI), 1 de ellos con un sub módulo p/ comunicación IRDA (Infrarrojo).
- 2 Módulos TIMERS de 16 bits de 2 canales c/u , con ICAP, OC, y PWM.
- Interface Serial Sincrónica de alta velocidad SPI.
- Interface Serial Sincrónica I2C , tipo multi master.
- 2 pines de IRQ externa (IRQ1 e IRQ2).
- Time Base Module (TBM) módulo de timer especial que permite despertar al MCU en forma automática y periódica (ideal p/ realizar un RTC).
- Múltiples posibilidades de CLOCKS (externo, interno, RC.).
- Módulo PLL (oscilador por enganche de fase) con xtal. de 32Khz .
- Hasta 32 pines I/O de propósitos generales.
- Conversor A/D de 10 bits de resolución tipo radiométrico y de 8 canales.
- 8 pines para Keyboard Interrupt (KBI) con R. de Pull-ups internas.
- Rutinas incluidas en ROM p/ manejo sencillo de la memoria Flash.
- Tensión de Alimentación entre 3 a 5V.
- Frecuencia de Bus, hasta 8 Mhz (125 nS de ciclo de máquina).
- Modos de bajo consumo: STOP – WAIT.
- Pin a Pin compatibles entre miembros de la familia.

Por las interesantes características y una muy buena relación precio / prestaciones, esta familia está signada a ser una de las de mayores ventas a nivel mundial. Con tan buenas expectativas, los “muchachos” de freescale se apuraron en la “cocción” del pastel y aparecieron algunos errores (bugs) en las máscaras OL47P y en la 2L47P, ambas vigentes en la actualidad.

Si el lector quisiera conocer con más detalles los “bugs” en las máscaras anteriormente mencionadas, podrá hacerlo en el site de freescale (www.freescale.com).

Los documentos de la fe de erratas son:

MSE908AP32_0L47P
MSE908AP32_2L47P

Pues bien, los errores aparecidos en las mascaras citadas, **son todos solucionables por el usuario** y en el presente artículo, les presentaré algunas de las posibles soluciones a los mismos.

Error en el LVI (Low Voltage Inhibit) en modo STOP.

Cuando se utiliza el módulo LVI durante el modo STOP, puede producirse un RESET en forma involuntaria (no por una baja de tensión de la alimentación del MCU) si la configuración de este coincide con alguna de las combinaciones del siguiente cuadro:

| CONFIG1 Register (\$001F) | | | |
|---------------------------|---------|---------|---------|
| Bit 4 | Bit 3 | Bit 6 | Bit 5 |
| LVIPWRD | LVIREGD | LVISTOP | LVIRSTD |
| X | X | 0 | 0 |
| 1 | 1 | X | |

X = don't care
LVIPWRD=1 is V_{DD} LVI circuit disabled.
LVIREGD=1 is V_{REG} LVI circuit disabled.
LVISTOP=0 is LVI disabled in stop mode.
LVIRSTD=0 is LVI resets enabled.

La solución aquí es entrar al modo STOP con el LVI deshabilitado, en especial con el flag LVIRSTD = 1 (reset deshabilitado) para evitar el “reseteo” involuntario del MCU y además mejorar el bajo consumo del mismo en modo STOP (ya que el módulo LVI consume corriente del sistema). Tenemos que recordar que la habilitación o no del módulo LVI se efectúa por medio de flags en el registro CONFIG1, dicho registro es del tipo “One Write after Reset” o sea, de una sola escritura luego del reset, por lo que si el programador quisiera habilitar / deshabilitar el módulo citado, debería recurrir a las técnicas de “reset inducidos” explicadas en mis artículos anteriores, para aprovechar al máximo la funcionalidad del LVI.


Precisión del conversor A/D con Cero Volt de tensión de entrada.

Según lo especificado en el manual de datos de la familia HC908AP el valor resultante de conversión de una tensión de entrada igual a 0Vdc debería ser \$000 o \$001, ya que el error de conversión declarado es de +/- 1 LSB (bit menos significativo), sin embargo, cuando colocamos 0 Volts en cualquiera de los canales de entrada (hasta 8) del conversor A/D podremos obtener cualquiera de los siguientes resultados:

- \$000
- \$001
- \$002
- \$003

Esto se debe a que en realidad el error en la zona entre 0V y 5 mV es en realidad de +/- 1,5 LSB.

Para solucionar ello, debemos considerar a cualquiera de los 4 resultados posibles como 0V de entrada, teniendo un mayor error SOLO en esa zona, el resto del rango de tensión de entrada presenta el error estandard especificado.



Estabilidad en el módulo PLL.

El PLL perteneciente al módulo generador de clock de los HC908AP no puede ser utilizado en modo automático de ancho de banda o modo manual “tracking”. En dicha condición se presentan inestabilidades en la frecuencia sintetizada de salida del mismo, con posibles riesgos de generar frecuencias de clock que provoquen mal funcionamiento del microcontrolador.

Por lo tanto **no debe configurarse** los registros del PLL con los flags de la siguiente forma:


| |
|--|
| Flag ---- AUTO = 1 o Flag ---- AUTO = 0 y $\overline{ACQ} = 1$ |
|--|

Para solucionar esta situación, se debe usar el PLL en Modo Adquisición Manual, o sea con la siguiente configuración de flags:

| |
|--|
| Flag ---- AUTO = 0 y Flag ----- $\overline{ACQ} = 0$ |
|--|

Por lo tanto los bits LOCK, PLLF y la interrupción por Lock Bit no tienen función alguna en este modo.

Se recomienda utilizar el siguiente circuito de filtro externo del PLL en lugar del recomendado por el manual de datos:



Y aquí les adjunto una rutina de ejemplo de como “setear” el PLL para un optimo funcionamiento del mismo.

```
*****
* Registros de control del PLL      *
*****
```

```
PTCL_B_PLLON    EQU 5
PTCL_B_BCS      EQU 4
PBWC_B_AUTO     EQU 7
PBWC_B_LOCK     EQU 6
PBWC_B_ACQ      EQU 5
```

```
*****
* seteo PLL para generar 2,4576 MHZ de FBUS desde cristal de 32K768      *
* R=1  N=$12C  P=0  E=1  L=$27 (valores de tabla manual AP32)          *
* MODO MANUAL por error mascara AP32 !!!                                *
*****
```

```
SET_PLL!        CLR PTCL                ;PLL:OFF
                BSET 0,PTCL             ;P= 0 E= 1
                MOV #1,PMSH             ;N HI= 1
                MOV #1,PMDS             ;R= 1 (default)
                MOV #$2C,PMSL           ;N LOW= $2C
                MOV #$27,PMRS           ;L= 27
                BCLR PBWC_B_ACQ,PBWC    ;ACQ = 0 -> Acquisition MODE
                BCLR PBWC_B_AUTO,PBWC   ;enganche MANUAL !!
                BSET PTCL_B_PLLON,PTCL  ;PLL:ON

WAIT_PLL        LDHX #107                ;H:X <-- #107 para llegar a 100 mS
                LDA #1                   ;ACC <-- #1 para llegar a 100 mS
OUTLP100_PLL    LDHX #107                ;Loop interno de 100 mS ya que:
INNRLP100_PLL   AIX #-1                 ;107 x 8 ciclos x 0,122 mS = 100 mS
                CPHX #0                  ;
                BNE INNRLP100_PLL        ;
                DECA                      ;ACC = 1,...0
                BNE OUTLP100_PLL         ;1 x 100 mS = 100 mSeg

                BSET PTCL_B_BCS,PTCL    ;cambia a frecuencia del PLL
```

```
;-----
```

En esta rutina se ha procedido a configurar el PLL en Modo de Adquisición Manual a la frecuencia ejemplo de 2,4576 MHZ de bus y se genera una demora intensional de aproximadamente 100 mSeg para permitir que los circuitos del PLL se estabilicen antes de efectuar la conmutación de este como reloj principal del sistema.

Continuará.....

NOTA: Este artículo fue realizado cuando las primeras máscaras de los HC908APxx aparecían en el mercado. En la actualidad ya no se presentan ninguno de los errores aquí citados, pero el documento es válido si se lo utiliza como idea para solucionar problemas o situaciones similares en algún otro dispositivo de la familia HC908.

www.edudevices.com.ar

